C++17 并行矩阵乘法: 从单线程到多进程共享内存的性能实测
以 512x512 矩阵乘法为载体，基于 newosp 基础设施库实测对比单线程、线程池、消息总线、多进程共享内存四种并行方案的性能差异，分析各方案在嵌入式 Linux 平台上的架构取舍与加速比。
Performance
C++ 消息总线性能实测: 6 个开源方案的吞吐量与延迟对比
在同一硬件上统一测试 MCCC、eventpp、EnTT、sigslot、ZeroMQ、QP/C++ 六个消息总线方案，从吞吐量、延迟、内存安全、嵌入式适配性四个维度给出选型建议
如何公平地对比消息总线性能: 基准测试方法论与陷阱
性能基准测试远比 ‘跑个循环、算个平均’ 复杂得多。队列溢出会虚高吞吐 30%，时钟调用本身构成 60-160% 的测量开销，功能差异让 ‘apples-to-apples’ 几乎不可能。本文从实际踩坑经验出发，系统梳理消息总线与并发数据结构基准测试中的常见陷阱与应对策略。
Lock-free MPSC 消息总线的设计与实现: 从 Ring Buffer 到零堆分配
在嵌入式系统中，消息总线是组件间通信的核心基础设施。本文剖析 MCCC 消息总线的设计决策与工程权衡：为什么选择 Lock-free MPSC 而非互斥锁？Envelope 内嵌如何消除热路径堆分配？编译期类型索引如何替代 unordered_map？从问题出发，逐层展开一个面向安全关键嵌入式系统的消息总线的诞生过程。
无锁异步日志设计: Per-Thread SPSC 环形缓冲与分级路由
在多核 ARM Linux 嵌入式系统中，同步日志的 I/O 阻塞导致控制回路超时和看门狗复位。本文设计一种基于 Per-Thread SPSC 环形缓冲与分级路由的异步日志架构，实现 wait-free 热路径 (~200-300 ns)、零竞争生产者、崩溃安全的关键日志保障。
eventpp 性能优化实战: 6 个瓶颈定位与 5 倍吞吐提升
通过逐行阅读 eventpp v0.1.3 核心代码，定位到回调遍历加锁、双锁入队、排他锁查 map 等 6 个性能瓶颈。逐一实施优化后，Active Object 吞吐量从 1.5 M/s 提升至 8.5 M/s，改善幅度超过 5 倍。最终通过 processQueueWith 编译期 Visitor 模式绕过全部 5 层间接调用，实现零开销分发 (16.7x 加速)。
嵌入式系统死锁防御: 从有序锁到无锁架构的工程实践
死锁是嵌入式多线程系统中最隐蔽的故障之一。本文从一个典型的双锁死锁场景出发，逐步演示有序锁、lock_guard、try_lock、无锁队列四种防御策略，分析各方案在嵌入式实时系统中的工程权衡。
嵌入式消息总线的回调优化: 从 std::function 到零开销分发
在嵌入式 C++ 消息总线中，std::function 回调看似方便，实则是延迟抖动和代码膨胀的隐性来源。本文分析回调链路的逐层开销，给出三个递进式优化方案：std::visit 编译期分发、CRTP 静态组件、FixedFunction 栈上类型擦除，最终在保留动态订阅能力的同时，为编译期确定的场景实现零开销分发。
ARMv8 CRC 性能实测: 硬件指令快 8 倍, NEON 反而更慢
对比两组实验: ARMv8 CRC32 硬件指令 (crc32cx) vs 软件查表法，以及 NEON SIMD vs 简单 C 循环的字节累加校验和。结果表明 CRC32 硬件指令比查表快 8 倍以上，而 NEON 手写的字节累加在 -O2 下反而比编译器自动优化的标量代码慢。
ARM-Linux 锁竞争性能实测: Spinlock/Mutex/ConcurrentQueue 对比
本文通过严格的基准测试方法，对比多线程高竞争场景下三种同步策略的性能表现：自旋锁 (atomic_flag)、互斥锁 (std::mutex) 和无锁队列 (moodycamel::ConcurrentQueue)。
C 语言如何实现面向对象: Nginx 模块化架构源码解读
面向对象编程（OOP）以其强大的封装、继承和多态特性，成为构建复杂系统的关键范式。然而，在研读 Nginx 和 Linux 内核等高性能 C 语言项目源码时，可以观察到一个显著现象：尽管 C 语言原生不支持 OOP，但其设计架构中却深刻体现了面向对象的思想精髓。
RTOS vs Linux 异构选型: 三核 SoC 上的双系统设计
RK3506J 集成三核 Cortex-A7 (1.0 GHz) + Cortex-M0，支持 Linux + RTOS 异构部署。本文分析 AMP 架构下的核间通信 (RPMsg/共享内存)、实时性保障 (硬件定时器 + 中断隔离)、资源分区策略，面向激光雷达和工业控制器的部署方案。
FPGA + ARM 双核 SoC 处理激光雷达点云的可行性分析
在 Zynq-7000 (双核 Cortex-A9 @ 667 MHz) 上处理 30 万点/秒激光雷达数据流。PL (FPGA) 负责传感器接口和 DMA 搬运，PS (ARM) 运行 Linux 处理点云算法和网络输出，目标端到端延迟 P99 < 5 ms。
双核 ARM SoC 上跑 RT-Thread SMP: MMU、Cache 与调度实战
将 RT-Thread SMP 移植到 Zynq-7000 双核 Cortex-A9 平台，解决 MMU 页表配置、L1/L2 Cache 一致性、双核调度器初始化三个核心问题。实测表明带宽不是瓶颈，CPU 处理延迟和调度抖动才是端到端延迟的主导因素。